SiP系统级封装设计与仿真 Mentor Expedition Enterprise Flow 高级应用指南【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

SiP系统级封装设计与仿真 Mentor Expedition Enterprise Flow 高级应用指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Mentor公司SiP设计仿真平台1

1.1 从Package到SiP的发展1

1.2 Mentor公司SiP技术的发展4

1.3 Mentor SiP设计与仿真平台5

1.3.1 平台简介5

1.3.2 原理图输入6

1.3.3 系统设计协同7

1.3.4 SiP版图设计7

1.3.5 信号完整性和电源完整性仿真11

1.3.6 热分析仿真12

1.3.7 Mentor SiP设计仿真平台的优势和先进性12

1.4 在Mentor SiP平台中完成的项目介绍13

第2章 封装基础知识15

2.1 封装的定义与功能15

2.2 封装技术的演变与发展16

2.3 SiP及其相关技术18

2.3.1 SiP技术的出现18

2.3.2 SoC与SiP19

2.3.3 SiP相关的技术21

2.4 封装市场发展24

2.5 封装厂家26

2.5.1 传统封装厂家26

2.5.2 不同领域的SiP封装企业27

2.6 裸芯片提供商28

第3章 SiP生产流程30

3.1 BGA—主流的SiP封装形式30

3.2 SiP封装生产流程32

3.3 SiP封装的三要素35

第4章 新兴封装技术38

4.1 TSV（硅通孔）技术38

4.1.1 TSV介绍38

4.1.2 TSV技术特点39

4.1.3 TSV的应用领域和前景41

4.2 IPD（Integrated Passive Device）技术42

4.2.1 IPD介绍42

4.2.2 IPD的优势43

4.3 PoP（Package on Package）技术45

4.3.1 3D SiP的局限性45

4.3.2 PoP的应用45

4.3.3 PoP设计的重点47

4.4 代表电子产品（苹果A4处理器）48

第5章 SiP设计与仿真流程51

5.1 SiP的设计与仿真流程51

5.2 Mentor环境中的设计与仿真流程53

5.2.1 库的建立54

5.2.2 原理图设计54

5.2.3 版图设计55

5.2.4 设计仿真57

第6章 中心库的建立及管理59

6.1 中心库的结构59

6.2 Dashboard介绍60

6.3 原理图符号库的建立61

6.4 裸芯片Cell库的建立67

6.4.1 创建裸芯片Padstack67

6.4.2 创建裸芯片Cell68

6.5 BGA Cell库的建立72

6.5.1 创建BGA Padstack72

6.5.2 手工创建BGA Cell74

6.5.3 使用Die Wizard创建BGA Cell77

6.5.4 LP Wizard专业建库工具78

6.6 Part库的建立78

6.7 通过Part创建Cell82

第7章 原理图输入84

7.1 网表输入84

7.2 基本原理图输入86

7.2.1 启动DxDesigner86

7.2.2 新建项目92

7.2.3 设计检查96

7.2.4 设计规则设置97

7.2.5 设计打包Package97

7.2.6 输出Partlist100

7.2.7 原理图中文输入102

7.2.8 进入版图设计环境103

7.3 基于DxDataBook的原理图输入104

7.3.1 DxDataBook介绍104

7.3.2 DxDataBook使用105

7.3.3 元器件属性的校验和更新108

第8章 多版图项目管理与原理图多人协同设计110

8.1 多版图项目管理110

8.1.1 SiP与PCB协同设计的需求110

8.1.2 多版图项目设计流程111

8.2 原理图多人协同设计113

8.2.1 协同设计的思路113

8.2.2 原理图多人协同设计的操作方法114

第9章 版图的创建与设置118

9.1 创建版图模板118

9.1.1 版图模板定义118

9.1.2 创建SiP版图模板119

9.2 创建版图项目127

9.2.1 创建SiP项目127

9.2.2 进入版图设计环境128

9.3 版图相关设置与操作130

9.3.1 版图License控制介绍130

9.3.2 鼠标操作方法132

9.3.3 三种常用操作模式135

9.3.4 显示控制Display Control139

9.3.5 编辑控制Editor Control145

9.3.6 参数设置Setup Parameters152

9.4 版图布局152

9.4.1 元器件布局152

9.4.2 网络自动优化154

9.5 版图中直接查看原理图eDxD View155

9.6 版图中文输入156

第10章 约束规则管理159

10.1 CES约束编辑系统159

10.2 方案Scheme161

10.2.1 创建方案Scheme161

10.2.2 在版图设计中应用Scheme162

10.3 定义基板的层叠及其物理参数163

10.4 网络类规则Net Class164

10.4.1 创建网络类并指定网络到网络类164

10.4.2 定义网络类规则165

10.5 间距规则Clearance166

10.5.1 间距规则的创建与设置166

10.5.2 通用间距规则168

10.5.3 网络类到网络类间距规则168

10.6 约束类Constraint Class170

10.6.1 新建约束类并指定网络到约束类170

10.6.2 电气约束分类171

10.6.3 编辑约束组174

10.7 CES和版图数据交互175

第11章 Wire Bonding设计177

11.1 Wire Bonding概述177

11.2 Bond Wire模型178

11.2.1 Bond Wire模型定义179

11.2.2 Bond Wire模型参数183

11.3 Wire Bonding工具栏及其应用184

11.3.1 手动添加Bond Wire185

11.3.2 移动及旋转Bond Pad185

11.3.3 自动添加Bond Wire及Power Ring186

11.3.4 Bond Wire规则设置188

11.3.5 实时Bond Wire编辑器Wire Model Editor197

第12章 腔体及芯片堆叠设计202

12.1 腔体Cavity202

12.1.1 腔体的定义202

12.1.2 腔体的创建204

12.1.3 将芯片放置到腔体中206

12.1.4 在腔体中键合207

12.1.5 埋入式腔体设计及将分立器件埋入基板208

12.2 芯片堆叠212

12.2.1 芯片堆叠的概念212

12.2.2 芯片堆叠的创建213

12.2.3 并排堆叠芯片215

12.2.4 调整堆叠中芯片的相对位置216

12.2.5 芯片堆叠的键合217

第13章 FlipChip及RDL设计219

13.1 FlipChip的概念及特点219

13.2 RDL的概念220

13.3 RDL设计221

13.3.1 Bare Die及RDL库的建立221

13.3.2 RDL原理图设计224

13.3.3 RDL版图设计225

13.4 FlipChip设计230

13.4.1 FlipChip原理图设计230

13.4.2 FlipChip版图设计231

第14章 布线与敷铜238

14.1 布线238

14.1.1 布线综述238

14.1.2 手工布线238

14.1.3 Plow布线模式239

14.1.4 Gloss平滑模式241

14.1.5 固定Fix和锁定Lock242

14.1.6 层的切换243

14.1.7 移动导线和过孔244

14.1.8 电路复制245

14.1.9 半自动布线247

14.1.10 自动布线247

14.1.11 差分对布线249

14.1.12 长度控制布线252

14.2 敷铜257

14.2.1 敷铜定义257

14.2.2 敷铜设置258

14.2.3 绘制敷铜形状262

14.2.4 修改敷铜形状264

14.2.5 生成负片敷铜266

14.2.6 删除敷铜数据266

14.2.7 检验敷铜数据267

第15章 埋入式电阻、电容设计268

15.1 埋入元器件技术的发展268

15.1.1 分立式埋入技术268

15.1.2 平面式埋入技术269

15.2 埋入式电阻、电容的工艺和材料270

15.2.1 埋入式电阻电容的工艺Processes271

15.2.2 埋入式电阻、电容的材料Materials278

15.2.3 电阻材料的非线性特征282

15.3 电阻、电容自动综合283

15.3.1 自动综合前的准备283

15.3.2 电阻自动综合286

15.3.3 电容自动综合290

第16章 RF射频电路设计294

16.1 RF SiP技术294

16.2 Mentor RF设计流程295

16.3 RF原理图设计295

16.3.1 RF元器件库的配置295

16.3.2 RF原理图工具栏297

16.3.3 RF原理图设计303

16.4 原理图与版图RF参数的相互传递305

16.5 RF版图设计307

16.5.1 RF版图工具箱307

16.5.2 RF单元的3种类型310

16.5.3 Meander添加及编辑311

16.5.4 RF Control Pane314

16.5.5 创建用户自定义的RF形状314

16.5.6 RF Via315

16.5.7 RF Group318

16.5.8 其他RF编辑功能319

16.6 和RF仿真工具连接并传递数据322

16.6.1 连接RF仿真工具322

16.6.2 版图RF数据传递324

16.6.3 原理图RF数据传递324

第17章 版图实时协同设计326

17.1 版图实时协同设计技术Xtreme326

17.2 实时协同软件的配置328

17.3 启动Xtreme实时协同设计329

第18章 3D实时DRC检查334

18.1 Wire Model Editor 3D实时显示及DRC检查334

18.1.1 Wire Model Editor 3D实时显示334

18.1.2 Wire Model Editor 3D实时DRC检查337

18.2 3D Viewer实时显示及DRC检查338

18.2.1 3D Viewer概述338

18.2.2 3D Viewer实时查看340

18.2.3 3D模拟SiP生产加工全流程341

18.2.4 导入3D结构设计数据344

18.2.5 3D Viewer实时DRC346

第19章 设计检查349

19.1 Online DRC349

19.2 Batch DRC350

19.2.1 DRC Settings350

19.2.2 Connectivity and special rules353

19.2.3 Batch DRC方案354

19.3 Review Hazard355

19.4 设计库检查357

第20章 生产数据输出359

20.1 Gerber及钻孔数据输出359

20.1.1 输出钻孔数据359

20.1.2 设置光绘机格式363

20.1.3 输出Gerber数据364

20.1.4 导入并检查Gerber数据367

20.2 其他生产数据输出367

20.2.1 元器件及Bond Wire坐标文件输出367

20.2.2 DXF文件输出369

20.2.3 版图设计状态输出370

20.2.4 BOM输出371

第21章 SiP仿真技术373

21.1 SiP仿真技术概述373

21.2 信号完整性SI仿真374

21.2.1 HyperLynx SI信号完整性仿真工具介绍374

21.2.2 HyperLynx SI信号完整性仿真实例分析377

21.3 电源完整性PI仿真385

21.3.1 HyperLynx PI电源完整性仿真工具介绍385

21.3.2 HyperLynx PI电源完整性仿真实例分析388

21.4 热分析Thermal仿真392

21.4.1 HyperLynx Thermal热分析软件介绍392

21.4.2 HyperLynx Thermal热仿真实例分析393

21.5 电磁兼容EMI/EMC分析402

21.5.1 Quiet Expert电磁兼容专家系统介绍402

21.5.2 Quiet Expert实例分析403

21.6 数模混合电路仿真介绍406

参考资料409

后记及致谢410